課程名稱 |
數位信號處理系統設計 Digital Signal Processing System Design |
開課學期 |
112-1 |
授課對象 |
工學院 工程科學及海洋工程學研究所 |
授課教師 |
陳昭宏 |
課號 |
ESOE5151 |
課程識別碼 |
525 U5920 |
班次 |
|
學分 |
3.0 |
全/半年 |
半年 |
必/選修 |
選修 |
上課時間 |
星期三7,8,9(14:20~17:20) |
上課地點 |
工科實驗室 |
備註 |
限本系所學生(含輔系、雙修生) 且 限學士班四年級以上 總人數上限:15人 |
|
|
課程簡介影片 |
|
核心能力關聯 |
本課程尚未建立核心能力關連 |
課程大綱
|
為確保您我的權利,請尊重智慧財產權及不得非法影印
|
課程概述 |
本課程將教授如何用數位電路實現數位信號處理演算法。課程前半部將先教授Verilog硬體描述語言及如何使用數位電路進行基本數值計算。課程後半部將介紹常用的數位信號處理理論及其數位電路之實現方法。
本課程因實驗器材有限,開學第一堂課會加簽五人。人數如超過五人將抽籤決定。 |
課程目標 |
本課程目標在訓練學生數位信號處理演算法以實際硬體實現,以達到高速計算的目的。 |
課程要求 |
電子電路一、電子電路二、信號與系統、計算機程式、邏輯電路、工程數學 |
預期每週課後學習時數 |
6~12 |
Office Hours |
另約時間 |
指定閱讀 |
教師自編講義 |
參考書目 |
Sarah Harris and David Harris, “Digital Design and Computer Architecture (ARM Edition)”. Morgan Kaufmann, 2015
Alan V. Oppenheim and Ronald W. Schafer, “Discrete-Time Signal Processing”. Prentice Hall, 2010
|
評量方式 (僅供參考) |
No. |
項目 |
百分比 |
說明 |
1. |
實驗 |
70% |
|
2. |
期末考 |
30% |
|
|
針對學生困難提供學生調整方式 |
上課形式 |
提供學生彈性出席課程方式 |
作業繳交方式 |
|
考試形式 |
|
其他 |
|
|